- 更多网络例句与逻辑电平相关的网络例句 [注：此内容来源于网络，仅供参考]
-
The most common exceptions to the use of the absolute magnitude convention are temperature and LOGIC levels.
绝对参量公约中最常见的特例就是温度和逻辑电平。
-
This problem is usually placed on telephone or data concentrator in the discrete logic level converter to solve.
这个问题通常用置于电话或数据集中器中的分立逻辑电平变换器解决。
-
The A data is latched if LE is low and clock is held at a high or low logic level.
在一个数据锁存如果LE是低，时钟是在高或低的逻辑电平举行。
-
Similarly, the output terminals and the corresponding output logic level are Q and .
同样的，输出端子和相应的输出逻辑电平为Q and 。
-
When LEAB is low, the A data is latched if CLKAB is held at a high or low logic level.
当LEAB低，如果一个数据锁存CLKAB是在高或低的逻辑电平举行。
-
All logic signals are level triggered and are TTL and CMOS compatible.
所有逻辑电平触发，而且是TTL和CMOS兼容信号。
-
VL is set to Logic Level for Device Off operation.
VL被设置为逻辑电平开关操作装置。
-
Similarly, the output terminals and the corresponding output logic level are Q and Q .
通过这种表示方式，我们已经明显考虑这样的事实：在通常的运算中，输出的逻辑电平是互补的。
-
Active bus-hold CIRCUIT ry holds unused or undriven inputs at a valid LOGIC state.
有源总线握手电路确保有效逻辑电平状态下不用或无驱动输入。
-
Based on the comparison between several present schemes controlling DC motor with PWM, a design scheme for drive circuit fit to EPS is presented, in which both low side and high side are N-MOS and high side is either in fully-off or fully-on state while low side is controlled by logic circuit.
在分析电动助力转向系统电机驱动电路性能和可靠性要求的基础上，对比常用的PWM控制直流电机的优缺点，提出了电动助力转向系统驱动电路的设计方案：上、下管均采用N沟道MOS管，上管常通或常闭，下管由PWM逻辑电平控制。
- 更多网络解释与逻辑电平相关的网络解释 [注：此内容来源于网络，仅供参考]
-
LLL LowLevelLogic：低电平逻辑(电路)
LLC LineLinkConnector 线路链路连接器 | LLL LowLevelLogic 低电平逻辑(电路) | LP ListProcessing 表处理
-
logic level indicator：逻辑电平指示器,逻辑级指示器
logic level 逻辑电平,逻辑级 | logic level indicator 逻辑电平指示器,逻辑级指示器 | logic value 逻辑值
-
logic level：逻辑电平
此外,它还可以将电路中的逻辑电平(logic level)恢复到理想的电压值,这使得设计师可以将许多简单的门(gates)连在一起来执行计算. 标准半导体电路需要用三极晶体管来执行"非(NOT)"操作和信号恢复. 然而,人们普遍认为晶体管无法被缩小至几毫微米大小,
-
logic level：逻辑电平,逻辑级
logic gate 逻辑门 | logic level 逻辑电平,逻辑级 | logic level indicator 逻辑电平指示器,逻辑级指示器
-
logic level translator：逻辑电平转换器
logic level band 逻辑电平带 | logic level translator 逻辑电平转换器 | logic light 逻辑指示
-
input logic level：输入逻辑电平
4.injection locked laser 注入锁定激光器 | 5.input logic level 输入逻辑电平 | 6.Institut Laue-Langevin 劳厄-朗之万学院
-
circuit noise level：电路噪声电平
circuit logic 电路逻辑 | circuit noise level 电路噪声电平 | circuit simulation 电路模拟
-
positive logic：正逻辑
因此我们首先面临到的一个问题就是如何将开关的开/断状态转变成Arduino能够读取的高/低电平. 解决的办法是通过上/下拉电阻,按照电路的不同通常又可以分为正逻辑(Positive Logic)和负逻辑(Inverted Logic)两种.
-
PLL Positive Logic Level：正逻辑电平
PLL Phase Locked Loop 锁相环路 | PLL Positive Logic Level 正逻辑电平 | PLM Passive Line Monitor 无源线路监视器
-
LLS LowLevelSelector：低电平选择器
LLL LowLevelLogic 低电平逻辑(电路) | LLS LowLevelSelector 低电平选择器 | LLT LowLevelSignalingUnit 低电平信令装置