时钟周期

BER

比特误差率

在图9中,一个231.953ps的总的jitter在10-e12比特误差率(BER)或在该时钟的1012周期以后被计算. 相位噪声是对信号时序变化的另一种测量方式,其时间抖动(jitter)在频率域中的显示. 图2用一个振荡器信号来解释相位噪声.

memory byte

存储字节

6、注意:键入的M存储区中字节编号(例如:MB1或MB10)不能被程序的任何一个地方使用,整个字节的每一Bit位都将被系统自动指定为周期/频率不同的时钟Bit位存储器;则被指定的整个存储字节(Memory Byte)就是时钟存储器(Clock Memory).

RISC

简化指令集计算机

提高这一指令的速度--可能是通过减少其支持的寻址模式--同样可以加速其他指令. risc的目的即是使每一指令都简单到可在1个时钟周期内完成[注释1],这一"简化操作"的产物即是被称为"简化指令集计算机"(risc)的新型号.

Rounding

环绕振荡

什么是振荡(ringing)和 环绕振荡(rounding) 振荡的现象是反复出现过冲和下冲. 信号的振荡和环绕振荡由线上过度的电感 和电容引起,振荡属于欠阻尼状态而环绕振荡属于过阻尼状态. 信号完整性问题通 常发生在周期信号中,如时钟等,

sensitize

敏化

采用什么样的测试生成约束来敏化(sensitize)通路,即使信号能够沿着被测通路从组合电路输输出时钟偏移了一个额定工作时钟(Rated Clock)周期的数值,这段时间允许V1→V2 的跳变在组合常用的扫描结构上通过插入保持锁存器和一个额外的保持(HOLD)信号,

Skew

偏斜

关于偏斜(SKEW)调节:目前,大型设计一般推荐使用同步时序电路. 同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求. 为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,

superscalar

超标量

7、超标量技术 超标量(superscalar)是指在CPU中有一条以上的流水线,并且每时钟周期内可以完成一条以上的指令,这种设计就叫超标量技术. 8、乱序执行技术 乱序执行(out-of-orderexecution)是指CPU采用了允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术.

half clasping

半抱茎的

half chronometer 半精密记时表 | half clasping 半抱茎的 | half clock period 半时钟脉冲周期

faults

陷阱和系统中断率

cy 页面调度算法进行调度的时钟周期 | faults 陷阱和系统中断率 | in 设备中断

LOCATIONS

位置

一些常见的ProModel应用包括:(1)以时钟时间(Clock)为基准(2)以使用时间(Usage)为基准(3)以工作周期(Cycle)为基准(4)以整备(Setup)为基准(5)以工作班次(Shift)为基准(1)制程模组:定义系统中各位置(Locations)的流程逻辑及输有了

tranquil flow：平静怜

train 列 | tranquil flow 平静怜 | transceiver 无线电收发机

The Marschallin's Major-Domo：瑪莎琳元帥夫人管家 男高音

A police inspector 警官 男低音 | The Marschallin's Major-Domo 瑪莎琳元帥夫人管家 男高音 | An innkeeper 客棧老闆 男高音